Type contrat : Stage
Description du poste :
Au sein du centre de Recherche et Développement de Safran Electronics & Defense, l’unité ingénierie des senseurs inertiels (l’UI SIU) a pour mission de concevoir et développer des capteurs de très haute performance. Ceux-ci possèdent une électronique de mise en œuvre très bas bruit. Dans un cadre de double sourcing composants, vous serez amenés à développer des drivers de communication ADC et DAC sur plateforme FPGA ainsi qu’un développement d’un protocole et d’une communication permettant la communication entre 2 FPGA. Une mise en œuvre logiciel interne au FPGA permettant de tester les performances de ces composants est également à développer. Au final, la mise en œuvre de ces composants devra être inclue dans les algorithmes HF de traitement du FPGA.
Dans le cadre de ce stage, vous devrez :
• Comprendre le fonctionnement physique d’une liaison de communication
• Développer, adapter des algorithmes existants
• Concevoir des drivers pour les ADC et DAC (Composants configurables)
• Développer / intégrer des communications QSPI
• Développer une communication inter-FPGA
• Implémenter des algorithmes de test des ADC et DAC
• Rédiger l’ensemble documentaire détaillant les différentes MEO
Etudiant en dernière année d’école d’ingénieur.
Compétences requises :
• Bonnes connaissances en électronique analogique
• Bonnes connaissances en électronique numérique /FPGA
• Connaissance Matlab / Simulink
• Connaissance Verilog serait un plus
Qualités requises : rigueur, analyse, esprit pratique pour les expérimentations
Ville : ERAGNY-SUR-OISE
Niveau d’études min. requis : BAC+5
Langue / Niveau :
Anglais : Courant
